МАТЕМАТИЧЕСКАЯ МОДЕЛЬ ПРОГНОЗИРОВАНИЯ ОТКАЗОВ ИНТЕГРАЛЬНЫХ СХЕМ НА ОСНОВЕ АНАЛИЗА СКОРОСТИ ДРЕЙФА ТОКА УТЕЧКИ ПРИ ЭЛЕКТРОТЕРМОТРЕНИРОВКЕ

​MATHEMATICAL MODEL FOR PREDICTING INTEGRATED CIRCUIT FAILURES BASED ON THE ANALYSIS OF THE LEAKAGE CURRENT DRIFT RATE DURING ELECTRICAL TRAINING

Lopukhinov Sergey Sergeevich

Master's student, Moscow Institute of Electronic Engineering,

Russia, Moscow

Andropova Ekaterina Vladimirovna

Master's student, Moscow Institute of Electronic Engineering,

Russia, Moscow

АННОТАЦИЯ

Статья посвящена разработке математической модели прогнозирования отказов интегральных схем по скорости дрейфа тока утечки в процессе электротермотренировки. Физическим основанием модели служит связь между накоплением микроструктурных повреждений в диэлектрических слоях и проводниках и ускоряющимся ростом тока утечки, формализуемая степенной зависимостью с параметрами распределения Вейбулла. Получены аналитические выражения для вычисления прогнозируемого момента выхода устройства из строя и остаточного прогнозируемого времени жизни изделия. Предложен двухкритериальный алгоритм обнаружения момента входа изделия в стадию устойчивой деградации, исключающий ложные срабатывания, обусловленные шумами измерительного канала.

ABSTRACT

The article is devoted to the development of a mathematical model for predicting integrated circuit failures based on the rate of leakage current drift during electrical testing. The physical basis of the model is the relationship between the accumulation of microstructural damages in dielectric layers and conductors and the accelerating growth of leakage current, formalized by a power-law relationship with the parameters of the Weibull distribution. Analytical expressions have been obtained for calculating the predicted moment of device failure and the remaining useful life. A two-criterion algorithm is proposed for detecting the moment when a product enters the stage of stable degradation, eliminating false alarms caused by noise in the measurement channel.

Ключевые слова: интегральная схема, ток утечки, электротермотренировка, прогнозирование отказа, распределение Вейбулла, остаточный ресурс.

Keywords: integrated circuit, leakage current, electrical testing, failure prediction, Weibull distribution, residual resource.

1. Введение

С развитием полупроводниковых технологий минимальный топологический размер постоянно уменьшается, уровень интеграции растет, а требования к надежности интегральных схем становятся значительно выше. Таким образом, разработка соответствующих систем тестирования ИС и схем отбраковки приобретают особую актуальность. В настоящее время технология электротермотренировки стала важнейшим методом обеспечения качества и надежности ИС [1-2]. Принудительный отказ — это процесс ускорения ранних эксплуатационных отказов полупроводниковых приборов, позволяющий удалить дефектные изделия из партии до их отправки заказчикам или непосредственного использования. Обеспечение надёжности изделий микроэлектроники на этапе контрольных и приёмо-сдаточных испытаний требует перехода от традиционных методов бинарной классификации к методам прогнозирования остаточного ресурса интегральных схем непосредственно в ходе тестирования. Для решения задачи в области прогнозирования остаточного ресурса работы интегральной схемы предлагается использовать математическую модель, устанавливающую взаимосвязь между изменением тока утечки интегральной схемы и её остаточным временем работы. Основной задачей модели является оценка остаточного ресурса изделия на основании результатов периодического контроля тока утечки и прогнозирование момента достижения предельного состояния, соответствующего отказу. При разработке модели учитывалось требование, предусматривающее возможность реализации на микроконтроллерной платформе с ограниченными вычислительными ресурсами.

2. Теоретическая основа модели предсказания отказов

В основу модели положены современные представления о физических механизмах деградации полупроводниковых структур. В процессе длительного воздействия повышенной температуры и электрического напряжения происходит накопление повреждений в подзатворном диэлектрике МОП-транзисторов, а также в металлизированных межсоединениях интегральной схемы. Указанные процессы приводят к постепенному увеличению токов утечки. Скорость накопления повреждений определяется интенсивностью термически активируемых процессов и при фиксированных условиях испытаний характеризуется устойчивой временной зависимостью [3].

Физической основой модели служат два фундаментальных положения.

Первое положение заключается в том, что рост тока утечки I_L является прямым следствием накопления микроструктурных повреждений в подзатворном диэлектрике и металлизированных проводниках. Скорость этого накопления при постоянной температуре и напряжении определяется скоростью термически активируемого процесса, что порождает ускоряющийся характер деградации. Второе положение состоит в том, что время до отказа, обусловленного износовыми механизмами, подчиняется распределению Вейбулла [4].

Совместное применение этих положений позволяет установить связь текущего значения тока утечки с временем наработки, описываемую степенной зависимостью. Принимая гипотезу о пропорциональности приращения тока накопленной поврежденности, получаем уравнение:

Где: I_L(0) – фоновый начальный ток утечки, обусловленный суммарным вкладом токов через тонкие диэлектрики, утечек p−n переходов и подпороговых токов в статике;

ΔI_L(max) – критическое приращение тока утечки (разность между критическим значением отказа I_L(crit) и I_L(0));

η – параметр масштаба (характеристическое время);

β – параметр формы (безразмерный коэффициент).

При β=1 рост линеен, что характерно для случайных отказов, при β>1 наблюдается ускорение, типичное для износа, при β<1 – замедление, характерное для приработочных отказов скрытых дефектов.

Для удобства идентификации параметров производится линеаризация путем логарифмирования:

          Применив (3) и (4) к (2) приходим к уравнению прямой линии (5):

Где угловой коэффициент , а свободный член .

Задача определения параметров модели сводится к построению линейной регрессии в двойных логарифмических координатах. Для оценки коэффициентов (3) и (4) применяется метод наименьших квадратов, обеспечивающий получение статистически состоятельных оценок при условии нормального распределения погрешностей измерения тока утечки.

Где:

S_X,S_Y,S_XX,S_XY – статистические суммы метода наименьших квадратов;

n – размер окна (количество соседних временных интервалов) для вычислении параметров;

Коэффициенты регрессии:

Выполнив обратную замену, можно получить искомые параметры β и η:

Из (12) и (13) выходит:

После идентификации параметров модели осуществляется прогнозирование момента отказа. Разрешая основное уравнение относительно времени, получаем выражение:

Где  – прогнозируемое время достижения током утечки критического значения, отсчитываемое от начала наблюдения;

 – критическое приращение тока утечки, соответствующее отказу;  – приращение тока утечки, измеренное в текущий момент времени t.

Остаточное прогнозируемое время жизни (Remaining Useful Life - RUL) определяется как разность между прогнозируемым временем отказа и текущим временем:

Полученная величина представляет собой основной результат функционирования алгоритма прогнозирования и используется для принятия решения о возможности досрочного прекращения испытаний. Если значение остаточного ресурса становится меньше заданного порога предупреждения, оператор получает информацию о высокой вероятности наступления отказа в пределах прогнозируемого временного интервала.

Величина ∆I_L(max) может задаваться по нормативно-технической документации как разность между предельно допустимым и начальным значениями тока утечки либо определяться экспериментально по данным ранее проведённых испытаний аналогичных изделий. За начало деградации ИС принимается превышение тока утечки относительно его нормального значения более чем на три среднеквадратических отклонения.

3. Заключение

Разработанная математическая модель позволяет аппроксимировать дрейф тока утечки ИС и прогнозировать выход изделия из строя в реальном времени. Использование линеаризации и метода наименьших квадратов делает алгоритм пригодным для реализации на встраиваемых системах и микроконтроллерах. Введение двухпорогового детектора тренда минимизирует вероятность преждевременного запуска процедуры прогнозирования из-за шумов измерительного тракта.

Практическая значимость полученной модели определяешься широким спектром задач контроля и испытаний электронных изделий. Она ориентирована на использование в составе автоматизированных стендов электротермотренировки интегральных схем при проведении контрольно-технологических, приёмо-сдаточных и периодических испытаний. Модель позволяет сократить продолжительность испытаний за счёт досрочного прекращения тестирования изделий, для которых прогнозируемое время отказа достоверно определено.

Предложенный подход может быть адаптирован для систем встроенного контроля и диагностики радиоэлектронной аппаратуры ответственного назначения, где требуется непрерывный мониторинг технического состояния компонентов в реальном масштабе времени. В авионике, бортовых системах космических аппаратов, аппаратуре атомной энергетики и военного назначения своевременное предсказание приближающегося параметрического отказа позволяет перейти от стратегии регламентного обслуживания к обслуживанию по фактическому состоянию, что существенно снижает эксплуатационные расходы при сохранении требуемого уровня безотказности.

Другим перспективным направлением применения разработанной модели являются системы массового входного контроля комплектующих изделий на предприятиях-изготовителях радиоэлектронной аппаратуры. Встраивание алгоритма прогнозирования в процедуру входного контроля позволяет оперативно отбраковывать партии микросхем, демонстрирующих аномально высокую скорость дрейфа тока утечки ещё до достижения параметрами критических значений, предписанных техническими условиями, и тем самым предотвращать попадание потенциально ненадёжных компонентов в производство.

Список литературы:

1. G. vollertsen,R.-P, “Burn-in”, Integrated Reliability Workshop Final Report, 1999, IEEE International,pp.167-173.
2. Forster, J., “Single chip test and burn-in”, Electronic Components and Technology Conference,2000. 2000,pp.810-814.
3. Петрухин Б.П. КМДП цифровые (логические) СБИС, подходы к оценке долговечности. // Датчики и системы. 2018. № 11. С. 27-34.
4. W. Y. Loh et al., "Progressive breakdown statistics in ultra-thin silicon dioxides," Proceedings of the 10th International Symposium on the Physical and Failure Analysis of Integrated Circuits. IPFA 2003, Singapore, 2003, pp. 157-163, doi: 10.1109/IPFA.2003.1222757.
5. B. Bai, S. Chen, W. Wang, H. Hao and L. Li, "Thermal management of integrated circuits in burn-in environment," The Proceedings of 2011 9th International Conference on Reliability, Maintainability and Safety, Guiyang, China, 2011, pp. 1092-1095, doi: 10.1109/ICRMS.2011.5979431.