Статья опубликована в рамках: Научного журнала «Студенческий» № 10(30)
Рубрика журнала: Технические науки
Секция: Радиотехника, Электроника
Скачать книгу(-и): скачать журнал часть 1, скачать журнал часть 2, скачать журнал часть 3, скачать журнал часть 4, скачать журнал часть 5, скачать журнал часть 6
ЦИФРОВОЙ БЛОК ИНТЕРФЕЙСА OWI
В современных электронных системах устройства передачи данных уже являются неотъемлемой частью. Однако бывают случаи, когда количество входных и выходных контактов ограничено и выделение 4-х контактов для организации SPI или 2-х – для I2C является очень затратным, особенно если оно будет применяться только для программирования и скорость передачи не играет большой роли. Для этого можно использовать интерфейс OWI с передачей данных по одному проводу.
Была поставлена задача разработать цифровой блок интерфейса:
- Разработать блок интерфейса OWI для настройки микросхемы в системе, когда доступ к интерфейсу SPI отсутствует.
- Запуск интерфейса двухступенчатый.
Изначально модуль можно представить черным ящиком, имеющим некоторое количество входных и выходных контактов. Конкретизируем количество входов и выходов блока, составив таблицу 1.
Таблица 1.
Описание входов/выходов блока
|
Наименование |
Направление |
Назначение |
|
CLK |
ВХОД |
Внешний синхросигнал 50 МГц. |
|
RESET |
ВХОД |
Сигнал сброса, активный уровень – 0. |
|
Y |
ВХОД |
Вход линии OWI. |
|
DATA(15:0) |
ВХОД |
Шина отсылаемых данных в режиме программирования. |
|
ADDR(7:0) |
ВХОД |
Шина адреса регистров в режиме программирования. |
|
COMM(2:0) |
ВХОД |
Шина отсылаемых команд в режиме программирования. |
|
START_M_OWI_pulse |
ВХОД |
Старт-импульс-сигнал. |
|
RESET_OWI_M |
ВХОД |
Сигнал активации интерфейса после перезагрузки блока. Активный уровень – 0. |
|
A |
ВЫХОД |
Выход линии OWI. |
|
EN |
ВЫХОД |
Сигнал переключения площадки OWI. Режим выхода – активный 0. |
|
DATAQ(15:0) |
ВЫХОД |
Шина принятых данных. |
|
READY |
ВЫХОД |
Сигнал выполнения операции. |
Контакты OWI (всего 3 штуки) идут на контактную площадку, представляющую собой двунаправленный буфер с третьим состоянием.
На рисунке 1 представлен черный ящик блока OWI_M_CTRL.
Рисунок 1. Черный ящик блока OWI_M_CTRL
Структура реализации блока была выбрана цельная, т. е. одним модулем, за исключением некоторых служебных функций. Внутренняя структура блока представлена на рисунке 2.
Рисунок 2. Внутренняя структура блока OWI_M_CTRL
Блок READY MASHINE выполняет функцию отслеживания состояния работы основного блока, внутренних флагов состояний, а также выводит сигнал READY, сигнализирующий о текущей занятости блока.
Блок FRONT MASHINE выполняет служебную функцию отслеживания состояния линии Y. Сигнализирует основному блоку о фронтах и спадах на линии.
Основной блок STATE MASHINE выполняет все главные функции OWI_M_CTRL. При установке входных значений устанавливает внутренние флаги состояний и производит запуск соответствующего алгоритма работы блока.
Если RESET_OWI_M установлен в состояние «1», то при следующей перезагрузке контроллера будет отправлена короткая посылка из 5 фронтов для детектирования линии. После этого будет передано кодовое слово и микросхема перейдет в режим программирования.
Запись данных осуществляется по протоколу, представленному на рисунке 3.
Рисунок 3. Запись данных по линии OWI
Чтение данных осуществляется по протоколу, представленному на рисунке 4.
Рисунок 4. Чтение данных по линии OWI
Как видно из рисунка 4, во время чтения линия используется ведущим и ведомым поочередно.
Блок был написан на языке Verilog и испытан на FPGA Altera DE0-nano. Для функционирования линии требуется внешняя подтяжка к питанию.
Список литературы:
- БИС датчика угла (К1382НХ045) // Зеленоградский нанотехнологический центр [Электронный ресурс] – Режим доступа: http://www.zntc.ru/research/design-center/products/1-angle- sensor.php?sphrase_id=2427 (дата обращения: 14 Мая 2018).
- Стешенко В.Б., Попова Т.В., Малашевич Д.Б. Основы HDL Verilog как средства проектирования цифровых устройств: Учебное пособие. – М.: МИЭТ, 2006. – С. 23
- Terasic DE0-nano User Manual – Terasic Technologies Icn. Available at: http://www.terasic.com.tw/attachment/archive/953/DE0-Nano-SoC_User_manual.pdf (accessed: 14 May 2018 ).
Оставить комментарий